



10. Číslicové integrované obvody

Zadanie:

1. Pomocou merania určte logickú funkciu predloženého logického integrovaného obvodu TTL.
2. Odmerajte napät'ovú prevodovú charakteristiku $U_O = f(U_I)$ predloženého logického hradla TTL pri napájacom napätí 5V a graficky ju znázornite.
3. Odmerajte vstupnú charakteristiku $I_I = f(U_I)$ hradla pri napájacom napätí 5V a graficky ju znázornite. Urobte diskusiu, ako vplýva zmena napájacieho napätia na vstupný prúd.
4. Odmerajte odberovú charakteristiku $I_{CC} = f(U_I)$ hradla pri napájacom napätí 5V a graficky ju znázornite. Kedy je odber hradla minimálny?
5. Určte šumovú imunitu NM_H a NM_L daného hradla, ak garantované napät'ové úrovne $U_{IHmin} = 2,0$ V a $U_{ILmax} = 0,8$ V.
6. Výsledky získané v úlohách 1 až 4 overte s údajmi v katalógu.
7. Koľko hradiel NAND možno pripojiť na výstup meraného logického člena podľa údajov výrobcu?



Obr. 10.1. Schéma zapojenia pre úlohy 1, 2 a 5




Obr. 10.2. Schéma zapojenia pre úlohu 3

ČIO použitá literatúra ELEKTRONICKÉ SYSTÉMY-prednášky

Podklady k realizácii úloh zadania

K bodu 1:



Vyberte si jedno z hradiel – schéma zapojenia logických členov NAND v obvode MH7400 je na obr. 10.3.

Použite schému merania na obr.10.1 a meraním zostavte logickú tabuľku. Na vstupy 7 a 14 pripojte napájacie napätie.

- Ak je vstup hradla odpojený správa sa ako keby na ňom bolo pripojené napätie zodpovedajúce logickej 1.

Obr. 10.3. Schéma zapojenia logických členov NAND v obvode MH7400

K bodu 2:

Použite schému merania na obr.10.1. Odmerajte min 8 bodov napät'ovej prevodovej charakteristiky $U_O = f(U_I)$ predloženého logického hradla TTL pri napájacom napätí 5V a graficky ju znázorníte. U_I voľte z intervalu 0 až 2V.


K bodu 3:

Použite schému merania na obr.10.2. Odmerajte min 8 bodov vstupnej charakteristiky $I_I = f(U_I)$ hradla pri napájacom napätí 5V a graficky ju znázorníte. U_I voľte z intervalu 0 až 2V.

- !!! Prúd tečie najprv opačným smerom.

K bodu 4:

Použite schému merania na obr.10.4. Odmerajte min 8 bodov odberovej charakteristiky $I_{CC} = f(U_I)$ hradla pri napájacom napätí 5V a graficky ju znázorníte. Podľa tvaru nameranej odberovej charakteristiky určte kedy je odber hradla minimálny Medzi zdroj napájacieho napätia a obvod zarad'te ampérmeter. Napájacie napätie U_I meníte od 0V do 2V.



Obr. 10.4. Schéma zapojenia pre úlohu 4

K bodu 5:


Odmerajte U_O zodpovedajúce garantovaným napät'ovým úrovňam $U_{IHmin} = 2,0$ V a $U_{ILmax} = 0,8$ V. Šumová imunita (noise margin) pre vysokú úroveň signálu je definovaná vzťahom $NM_H = U_{OH} - U_{IH}$ a podobne pre nízku úroveň signálu platí $NM_L = U_{IL} - U_{OL}$.

Teória

Tranzistorová logika TTL (Transistor Transistor Logic).

TTL je jednou zo základných v číslicových systémoch malej, resp. strednej integrácie. Na báze tejto techniky sa vyrábajú štandardné obvody, ktoré umožňujú realizovať rôzne zložitejšie logické kombinačné obvody na doskách plošných spojov pre kusové zákazky a v malých sériách. Ich celková cena je relatívne nízka, ale nevýhodný je pomer ceny k počtu tranzistorov, resp. hradiel.

MH7400, TTL - tranzistor - tranzistor logic, sú najrozšírenejšie bipolárne logické IO



Obr. 10.5. Schéma zapojenia dvojjstupového logického člena NAND obvodu 7400 (NAND hradlo radu 74)

Nezapojené vstupy hradla sa správajú tak, akoby bola na vstup privedená úroveň H.


Pri zmene vstupného napätia z nízkej na vysokú úroveň sa tiež mení smer vstupného prúdu. Pri log 0 na vstupe tečie prúd zo vstupného emitora, pri log 1 na vstupe tečie prúd do emitora.

Ak vstupné napätie U_I aspoň na jednom zo vstupov A a B je menšie ako U_a (bod a, obr. 10.6), tranzistor T_1 je otvorený dostatočne veľkým napätím medzi bázou a emitorom. Medzi jeho kolektorom a zemou je len saturačné napätie, ktoré spôsobuje, že tranzistory T_2 a následne i T_3 sú zatvorené. Tranzistor T_4 je ale otvorený a napätie na výstupe má vysokú úroveň s hodnotou

$$U_{OH} = U_{CC} - U_{BE(T_4)} - U_{F(D)},$$

kde $U_{F(D)}$ je úbytok napätia na priepustne polarizovanej dióde. Ak je vstupné napätie menšie ako U_a , prúd tečie z vstupného emitora tranzistora T_1 a jeho veľkosť je určená napájacím napätím U_{CC} a hodnotou odporu rezistora R_1 . Tranzistor T_4 pracuje ako emitorový sledovač. Ak U_I je väčšie ako U_c (bod c), tranzistory T_2 a T_3 sú otvorené a T_4 je zatvorený; na výstupe je nízka úroveň daná saturačným napätím tranzistora T_3 . Tranzistor T_1 teraz pracuje v inverznom režime s hodnotou emitorového prúdu $I_{Bh21B(inv)}$.

Rozsah vstupného napätia, pre ktoré platí $U_a < U_I < U_c$, možno považovať za prechodovú oblasť medzi logickou hodnotou 1 a logickou hodnotou 0 na výstupe hradla. Predpokladajme, že vstupy sú spojené a U_I sa postupne zvyšuje z napätia 0 V. S postupným uzatváraním priechodu E-B tranzistora T_1 sa otvára priechod C-B, ktorý spôsobuje zároveň otváranie tranzistora T_2 . K tomu dochádza, keď $U_I \approx 0,7$ V (bod a). Tranzistor T_2 pracuje v aktívnom režime so zosilnením, ktoré je dané pomerom R_2/R_4 . Keďže T_4 zostáva otvorený, výstupné napätie sleduje napätie z tranzistora T_2 a preto klesá s gradientom 1,6 (bod a až b). V bode b je napätie na vstupe dostatočne vysoké na otvorenie tranzistora T_3 . Jeho otvorenie redukuje emitorovú impedanciu T_2 a tým zvyšuje napätový prenos; gradient výstupného napätia sa zväčší (bod b až c). Tranzistor T_4 sa uzatvára v bode c a výstup je v logickom stave 0.




Obr. 10.6. Napät'ové prevodové charakteristiky s označením napät'ových úrovni pre TTL obvody.

Prevodová charakteristika TTL hradla NAND je znázornená na obr. 10.6. Podstatným je dodržanie úrovni H a L ako na vstupe tak aj na výstupe. TTL hradlá sú spravidla napájané napätím $U_{CC} = 5\text{ V}$. Pre takéto napájacie napätie sú jednotlivé napätia definované $U_{iL} = 0,8\text{ V}$; $U_{oL} = 0,4\text{ V}$; $U_{iH} = 2,0\text{ V}$; $U_{oH} = 2,4\text{ V}$. Ak si uvedomíme, že tieto hodnoty sú krajné hodnoty intervalov dovolených úrovni, potom existujú aj napätia, ktoré z dôvodu jednoznačnosti nie sú dovolené. V grafe prevodovej charakteristiky hovoríme o *zakázaných oblastiach*, do ktorých nesmie prevodová charakteristika zasiahnuť za žiadnych okolností. Na obr. 10.12 je vidieť aj vplyv teploty.

Šumová imunita

Z dôvodu zabezpečenia jednoznačného rozlíšenia úrovne H a L nasledujúcim obvodom musia výstupné napät'ové úrovne predchádzajúceho obvodu byť zaručené v **intervale prípustných vstupných hodnôt** nasledujúceho stupňa. Hovoríme o **intervaloch zaručených hodnôt výstupného napätia**. Dokonca sa vyžaduje určitá rezerva pre prípad superponovania náhodného, poruchového signálu – šumu na pôvodný signál formou prekrytia uvedených intervalov. Preto máme osobitne definované úrovne L a H pre vstup (U_{iL} , U_{iH}) a výstup (U_{oL} , U_{oH}). Rozdiel medzi hranicami L úrovne ($U_{iL} - U_{oL}$) nazývame **šumová imunita L úrovne** a rozdiel medzi hranicami H úrovne ($U_{oH} - U_{iH}$) **šumová imunita H úrovne**.



Obr. 10.7 Prekrytie prípustných vstupných a zaručovaných výstupných úrovni H a L a šumová imunita